Section Type   Array Num   Name                     Real Name          Base     Number     Increment
// ------------------------------------------------------------------------------------------
      Port          1      TXD(15:0)                      TXD                 15         16            -1
End
Section Member   Rename                   Array-Notation          Array Number     Index
// -------------------------------------------------------------------------------------
        Port      TXD_15_                      TXD[15]                       1            0            
        Port      TXD_14_                      TXD[14]                       1            1            
        Port      TXD_13_                      TXD[13]                       1            2            
        Port      TXD_12_                      TXD[12]                       1            3            
        Port      TXD_11_                      TXD[11]                       1            4            
        Port      TXD_10_                      TXD[10]                       1            5            
        Port      TXD_9_                      TXD[9]                       1            6            
        Port      TXD_8_                      TXD[8]                       1            7            
        Port      TXD_7_                      TXD[7]                       1            8            
        Port      TXD_6_                      TXD[6]                       1            9            
        Port      TXD_5_                      TXD[5]                       1            10            
        Port      TXD_4_                      TXD[4]                       1            11            
        Port      TXD_3_                      TXD[3]                       1            12            
        Port      TXD_2_                      TXD[2]                       1            13            
        Port      TXD_1_                      TXD[1]                       1            14            
        Port      TXD_0_                      TXD[0]                       1            15            
End
Section Cross Reference File
Design 'top_ni' created Wed Sep 27 18:33:05 2006
   Type              New Name                               Original Name
// ----------------------------------------------------------------------
   Inst          reg_s_data_4_                             reg_s_data(4)
   Inst          reg_s_data_5_                             reg_s_data(5)
   Inst          reg_s_data_6_                             reg_s_data(6)
   Inst          reg_s_data_7_                             reg_s_data(7)
   Inst          reg_s_data_8_                             reg_s_data(8)
   Inst          reg_s_data_9_                             reg_s_data(9)
   Inst             io_TXD_15_                                io_TXD(15)
   Inst             io_TXD_14_                                io_TXD(14)
   Inst             io_TXD_13_                                io_TXD(13)
   Inst             io_TXD_12_                                io_TXD(12)
   Inst             io_TXD_11_                                io_TXD(11)
   Inst             io_TXD_10_                                io_TXD(10)
   Inst              io_TXD_9_                                 io_TXD(9)
   Inst         reg_s_data_10_                            reg_s_data(10)
   Inst              io_TXD_8_                                 io_TXD(8)
   Inst              io_TXD_7_                                 io_TXD(7)
   Inst              io_TXD_6_                                 io_TXD(6)
   Inst              io_TXD_5_                                 io_TXD(5)
   Inst         reg_s_data_11_                            reg_s_data(11)
   Inst              io_TXD_4_                                 io_TXD(4)
   Inst              io_TXD_3_                                 io_TXD(3)
   Inst              io_TXD_2_                                 io_TXD(2)
   Inst              io_TXD_1_                                 io_TXD(1)
   Inst              io_TXD_0_                                 io_TXD(0)
   Inst          reg_p_data_0_                             reg_p_data(0)
   Inst          reg_p_data_1_                             reg_p_data(1)
   Inst          reg_s_data_0_                             reg_s_data(0)
   Inst              reg_sm_0_                                 reg_sm(0)
   Inst              reg_sm_1_                                 reg_sm(1)
   Inst               timer_1_                                  timer(1)
   Inst              reg_sm_2_                                 reg_sm(2)
   Inst           reg_cdata_9_                              reg_cdata(9)
   Inst           reg_cdata_8_                              reg_cdata(8)
   Inst           reg_cdata_7_                              reg_cdata(7)
   Inst           reg_cdata_6_                              reg_cdata(6)
   Inst           reg_cdata_5_                              reg_cdata(5)
   Inst           reg_cdata_4_                              reg_cdata(4)
   Inst           reg_cdata_3_                              reg_cdata(3)
   Inst           reg_cdata_2_                              reg_cdata(2)
   Inst           reg_cdata_1_                              reg_cdata(1)
   Inst           reg_cdata_0_                              reg_cdata(0)
   Inst          reg_cdata_12_                             reg_cdata(12)
   Inst          reg_cdata_11_                             reg_cdata(11)
   Inst          reg_cdata_10_                             reg_cdata(10)
   Inst          reg_cdata_13_                             reg_cdata(13)
   Inst          reg_cdata_14_                             reg_cdata(14)
   Inst               timer_0_                                  timer(0)
   Inst               timer_2_                                  timer(2)
   Inst               timer_3_                                  timer(3)
   Inst               timer_4_                                  timer(4)
   Inst               timer_5_                                  timer(5)
   Inst               timer_6_                                  timer(6)
   Inst               timer_7_                                  timer(7)
   Inst               timer_8_                                  timer(8)
   Inst               timer_9_                                  timer(9)
   Inst              timer_10_                                 timer(10)
   Inst              timer_11_                                 timer(11)
   Inst              timer_12_                                 timer(12)
   Inst              timer_13_                                 timer(13)
   Inst              timer_14_                                 timer(14)
   Inst          reg_i_data_4_                             reg_i_data(4)
   Inst          reg_i_data_0_                             reg_i_data(0)
   Inst          reg_i_data_1_                             reg_i_data(1)
   Inst          reg_i_data_2_                             reg_i_data(2)
   Inst          reg_i_data_3_                             reg_i_data(3)
   Inst          reg_s_data_1_                             reg_s_data(1)
   Inst          reg_s_data_2_                             reg_s_data(2)
   Inst          reg_s_data_3_                             reg_s_data(3)
   Net           int_txd_13__n                               int_TXD(13)
   Net           int_txd_12__n                               int_TXD(12)
   Net           int_txd_11__n                               int_TXD(11)
   Net           int_txd_10__n                               int_TXD(10)
   Net            int_txd_9__n                                int_TXD(9)
   Net            int_txd_8__n                                int_TXD(8)
   Net            int_txd_7__n                                int_TXD(7)
   Net            int_txd_6__n                                int_TXD(6)
   Net            int_txd_5__n                                int_TXD(5)
   Net            int_txd_4__n                                int_TXD(4)
   Net            int_txd_3__n                                int_TXD(3)
   Net            int_txd_2__n                                int_TXD(2)
   Net            int_txd_1__n                                int_TXD(1)
   Net            int_txd_0__n                                int_TXD(0)
   Net           int_txd_14__n                               int_TXD(14)
   Net                 sm_1__n                                     sm(1)
   Net             cdata_14__n                                 cdata(14)
   Net                 sm_2__n                                     sm(2)
   Net                 sm_0__n                                     sm(0)
   Net             cdata_13__n                                 cdata(13)
   Net             cdata_12__n                                 cdata(12)
   Net             cdata_11__n                                 cdata(11)
   Net             cdata_10__n                                 cdata(10)
   Net              cdata_9__n                                  cdata(9)
   Net              cdata_8__n                                  cdata(8)
   Net              cdata_7__n                                  cdata(7)
   Net              cdata_6__n                                  cdata(6)
   Net              cdata_5__n                                  cdata(5)
   Net              cdata_4__n                                  cdata(4)
   Net              cdata_3__n                                  cdata(3)
   Net              cdata_2__n                                  cdata(2)
   Net              cdata_1__n                                  cdata(1)
   Net              cdata_0__n                                  cdata(0)
   Net             i_data_4__n                                 i_data(4)
   Net             i_data_3__n                                 i_data(3)
   Net             i_data_2__n                                 i_data(2)
   Net             i_data_1__n                                 i_data(1)
   Net             i_data_0__n                                 i_data(0)
   Net             timer_14__n                                 timer(14)
   Net             timer_13__n                                 timer(13)
   Net             timer_12__n                                 timer(12)
   Net             timer_11__n                                 timer(11)
   Net             timer_10__n                                 timer(10)
   Net              timer_9__n                                  timer(9)
   Net              timer_8__n                                  timer(8)
   Net              timer_7__n                                  timer(7)
   Net              timer_6__n                                  timer(6)
   Net              timer_5__n                                  timer(5)
   Net              timer_4__n                                  timer(4)
   Net              timer_3__n                                  timer(3)
   Net              timer_2__n                                  timer(2)
   Net              timer_1__n                                  timer(1)
   Net              timer_0__n                                  timer(0)
   Net               txd_14__n                                   TXD(14)
   Net               txd_13__n                                   TXD(13)
   Net               txd_12__n                                   TXD(12)
   Net               txd_11__n                                   TXD(11)
   Net               txd_10__n                                   TXD(10)
   Net                txd_9__n                                    TXD(9)
   Net                txd_8__n                                    TXD(8)
   Net                txd_7__n                                    TXD(7)
   Net                txd_6__n                                    TXD(6)
   Net                txd_5__n                                    TXD(5)
   Net                txd_4__n                                    TXD(4)
   Net                txd_3__n                                    TXD(3)
   Net                txd_2__n                                    TXD(2)
   Net                txd_1__n                                    TXD(1)
   Net                txd_0__n                                    TXD(0)
End
Section Type      Name
// ----------------------------------------------------------------------
        Input     reset_n
        Input     start
        Input     clk
        Output     TESTEN
        Output     PRBSEN
        Output     LCKREFN
        Output     ENABLE
        Output     LOOPEN
        Output     TX_ER
        Output     TX_EN
        Output     TXD_15_
        Output     EN
        Output     SD2ANL
        Output     SCL
        Output     jTDO
        Output     TXD_14_
        Output     TXD_13_
        Output     TXD_12_
        Output     TXD_11_
        Output     TXD_10_
        Output     TXD_9_
        Output     TXD_8_
        Output     TXD_7_
        Output     TXD_6_
        Output     TXD_5_
        Output     TXD_4_
        Output     TXD_3_
        Output     TXD_2_
        Output     TXD_1_
        Output     TXD_0_
        Bidi     SDA
End