Section Type Array Num Name Real Name Base Number Increment // ------------------------------------------------------------------------------------------------- Port 1 NI_D(9:0) NI_D 9 10 -1 Port 2 TXD(15:0) TXD 15 16 -1 End Section Member Rename Array-Notation Array Number Index // ------------------------------------------------------------------------------------- Port NI_D_9_ NI_D[9] 1 0 Port NI_D_8_ NI_D[8] 1 1 Port NI_D_7_ NI_D[7] 1 2 Port NI_D_6_ NI_D[6] 1 3 Port NI_D_5_ NI_D[5] 1 4 Port NI_D_4_ NI_D[4] 1 5 Port NI_D_3_ NI_D[3] 1 6 Port NI_D_2_ NI_D[2] 1 7 Port NI_D_1_ NI_D[1] 1 8 Port NI_D_0_ NI_D[0] 1 9 Port TXD_15_ TXD[15] 2 0 Port TXD_14_ TXD[14] 2 1 Port TXD_13_ TXD[13] 2 2 Port TXD_12_ TXD[12] 2 3 Port TXD_11_ TXD[11] 2 4 Port TXD_10_ TXD[10] 2 5 Port TXD_9_ TXD[9] 2 6 Port TXD_8_ TXD[8] 2 7 Port TXD_7_ TXD[7] 2 8 Port TXD_6_ TXD[6] 2 9 Port TXD_5_ TXD[5] 2 10 Port TXD_4_ TXD[4] 2 11 Port TXD_3_ TXD[3] 2 12 Port TXD_2_ TXD[2] 2 13 Port TXD_1_ TXD[1] 2 14 Port TXD_0_ TXD[0] 2 15 End Section Cross Reference File Design 'top_ni' created Mon Feb 12 14:38:22 2007 Type New Name Original Name // ---------------------------------------------------------------------- Inst i_4646 TXD_0_ Inst i_JUJU TXD_15_ Inst i_KGKG TXD_14_ Inst i_KAKA TXD_13_ Inst i_K5K5 TXD_12_ Inst i_KQKQ TXD_11_ Inst i_L1L1 TXD_10_ Inst i_L9L9 TXD_9_ Inst i_F0F0 TXD_8_ Inst i_C4C4 TXD_7_ Inst i_CCCC TXD_6_ Inst i_CHCH TXD_5_ Inst i_CLCL TXD_4_ Inst i_DDDD TXD_3_ Inst i_DRDR TXD_2_ Inst i_DKDK TXD_1_ Inst io_NI_D_9_ io_NI_D(9) Inst io_NI_D_8_ io_NI_D(8) Inst io_NI_D_7_ io_NI_D(7) Inst io_NI_D_6_ io_NI_D(6) Inst io_NI_D_5_ io_NI_D(5) Inst io_NI_D_4_ io_NI_D(4) Inst io_NI_D_3_ io_NI_D(3) Inst io_NI_D_2_ io_NI_D(2) Inst io_NI_D_1_ io_NI_D(1) Inst io_NI_D_0_ io_NI_D(0) Inst io_TXD_15_ io_TXD(15) Inst io_TXD_14_ io_TXD(14) Inst io_TXD_13_ io_TXD(13) Inst io_TXD_12_ io_TXD(12) Inst io_TXD_11_ io_TXD(11) Inst io_TXD_10_ io_TXD(10) Inst io_TXD_9_ io_TXD(9) Inst io_TXD_8_ io_TXD(8) Inst io_TXD_7_ io_TXD(7) Inst io_TXD_6_ io_TXD(6) Inst io_TXD_5_ io_TXD(5) Inst io_TXD_4_ io_TXD(4) Inst io_TXD_3_ io_TXD(3) Inst io_TXD_2_ io_TXD(2) Inst io_TXD_1_ io_TXD(1) Inst io_TXD_0_ io_TXD(0) Net ni_nires_data2pos_1__n ni_nires_data2pos(1) Net int_ni_d_9__n int_NI_D(9) Net ni_nires_data3pos_1__n ni_nires_data3pos(1) Net int_ni_d_8__n int_NI_D(8) Net int_ni_d_7__n int_NI_D(7) Net int_ni_d_6__n int_NI_D(6) Net ni_data_out_10__n ni_data_out(10) Net int_ni_d_5__n int_NI_D(5) Net ni_nires_data1pos_0__n ni_nires_data1pos(0) Net int_ni_d_4__n int_NI_D(4) Net ni_nires_data0pos_0__n ni_nires_data0pos(0) Net int_ni_d_3__n int_NI_D(3) Net ni_nires_data2pos_0__n ni_nires_data2pos(0) Net int_ni_d_2__n int_NI_D(2) Net ni_nires_data3pos_0__n ni_nires_data3pos(0) Net int_ni_d_1__n int_NI_D(1) Net int_ni_d_0__n int_NI_D(0) Net ni_data_out_12__n ni_data_out(12) Net ni_nires_data1pos_2__n ni_nires_data1pos(2) Net ni_nires_data0pos_2__n ni_nires_data0pos(2) Net ni_nires_data2pos_2__n ni_nires_data2pos(2) Net ni_nires_data3pos_2__n ni_nires_data3pos(2) Net int_txd_15__n int_TXD(15) Net ni_data_out_13__n ni_data_out(13) Net int_txd_14__n int_TXD(14) Net ni_nires_data1pos_3__n ni_nires_data1pos(3) Net int_txd_13__n int_TXD(13) Net ni_nires_data0pos_3__n ni_nires_data0pos(3) Net int_txd_12__n int_TXD(12) Net ni_nires_data2pos_3__n ni_nires_data2pos(3) Net int_txd_11__n int_TXD(11) Net ni_nires_data3pos_3__n ni_nires_data3pos(3) Net int_txd_10__n int_TXD(10) Net int_txd_9__n int_TXD(9) Net int_txd_8__n int_TXD(8) Net int_txd_7__n int_TXD(7) Net ni_data_out_14__n ni_data_out(14) Net int_txd_6__n int_TXD(6) Net ni_nires_data1pos_4__n ni_nires_data1pos(4) Net int_txd_5__n int_TXD(5) Net ni_nires_data0pos_4__n ni_nires_data0pos(4) Net int_txd_4__n int_TXD(4) Net ni_nires_data2pos_4__n ni_nires_data2pos(4) Net int_txd_3__n int_TXD(3) Net ni_nires_data3pos_4__n ni_nires_data3pos(4) Net int_txd_2__n int_TXD(2) Net int_txd_1__n int_TXD(1) Net int_txd_0__n int_TXD(0) Net ni_data_out_15__n ni_data_out(15) Net ni_nires_data1pos_5__n ni_nires_data1pos(5) Net ni_nires_data0pos_5__n ni_nires_data0pos(5) Net ni_nires_data2pos_5__n ni_nires_data2pos(5) Net ni_nires_data3pos_5__n ni_nires_data3pos(5) Net ni_data_out_16__n ni_data_out(16) Net ni_nires_data1pos_6__n ni_nires_data1pos(6) Net ni_nires_data0pos_6__n ni_nires_data0pos(6) Net ni_nires_data2pos_6__n ni_nires_data2pos(6) Net ni_nires_data3pos_6__n ni_nires_data3pos(6) Net j2c_creg1hm_2__n j2c_creg1hm(2) Net j2c_cmdreg_0__n j2c_cmdreg(0) Net ni_data_out_17__n ni_data_out(17) Net ni_nires_data1pos_7__n ni_nires_data1pos(7) Net j2c_shreg_4__n j2c_shreg(4) Net ni_nires_data0pos_7__n ni_nires_data0pos(7) Net j2c_shreg_5__n j2c_shreg(5) Net ni_nires_data2pos_7__n ni_nires_data2pos(7) Net j2c_shreg_6__n j2c_shreg(6) Net ni_nires_data3pos_7__n ni_nires_data3pos(7) Net j2c_shreg_7__n j2c_shreg(7) Net j2c_cmdreg_3__n j2c_cmdreg(3) Net ni_data_out_18__n ni_data_out(18) Net ni_nires_data1pos_8__n ni_nires_data1pos(8) Net j2c_creg1hm_6__n j2c_creg1hm(6) Net ni_nires_data0pos_8__n ni_nires_data0pos(8) Net j2c_creg1hm_5__n j2c_creg1hm(5) Net ni_nires_data2pos_8__n ni_nires_data2pos(8) Net j2c_creg1hm_4__n j2c_creg1hm(4) Net ni_nires_data3pos_8__n ni_nires_data3pos(8) Net j2c_creg1hm_3__n j2c_creg1hm(3) Net ni_data_out_19__n ni_data_out(19) Net ni_nires_data1pos_9__n ni_nires_data1pos(9) Net j2c_creg1hm_1__n j2c_creg1hm(1) Net ni_nires_data0pos_9__n ni_nires_data0pos(9) Net ni_nires_data2pos_9__n ni_nires_data2pos(9) Net ni_nires_data3pos_9__n ni_nires_data3pos(9) Net j2c_creg1hm_0__n j2c_creg1hm(0) Net j2c_cmdreg_1__n j2c_cmdreg(1) Net id_0_0__n ID_0(0) Net not_id_0_0__n NOT_ID_0(0) Net j2c_cmdreg_2__n j2c_cmdreg(2) Net id_0_3__n ID_0(3) Net id_0_2__n ID_0(2) Net id_0_1__n ID_0(1) Net ni_pattcount_2__n ni_pattcount(2) Net ni_pattcount_1__n ni_pattcount(1) Net ni_pattcount_0__n ni_pattcount(0) Net not_ni_pattcount_0__n NOT_ni_pattcount(0) Net id_1_3__n ID_1(3) Net id_1_2__n ID_1(2) Net id_1_1__n ID_1(1) Net id_1_0__n ID_1(0) Net ni_pattcount_4__n ni_pattcount(4) Net id_0_7__n ID_0(7) Net ni_pattcount_3__n ni_pattcount(3) Net id_0_6__n ID_0(6) Net id_0_5__n ID_0(5) Net id_0_4__n ID_0(4) Net ni_nires_new_cnt_0__n ni_nires_new_cnt(0) Net ni_nires_gray_cntf_0__n ni_nires_gray_cntf(0) Net ni_nires_gray_cntf_1__n ni_nires_gray_cntf(1) Net j2c_bitcnt_2__n j2c_bitcnt(2) Net j2c_bitcnt_1__n j2c_bitcnt(1) Net j2c_bitcnt_0__n j2c_bitcnt(0) Net not_j2c_bitcnt_0__n NOT_j2c_bitcnt(0) Net id_1_6__n ID_1(6) Net id_1_5__n ID_1(5) Net id_1_4__n ID_1(4) Net not_ni_nires_gray_cntf_1__n NOT_ni_nires_gray_cntf(1) Net ni_nires_old_cnt_0__n ni_nires_old_cnt(0) Net ni_nires_old_cnt_1__n ni_nires_old_cnt(1) Net not_ni_nires_old_cnt_1__n NOT_ni_nires_old_cnt(1) Net ni_nires_new_cnt_1__n ni_nires_new_cnt(1) Net id_2_4__n ID_2(4) Net ni_data_out_1__n ni_data_out(1) Net ni_nires_data1neg_1__n ni_nires_data1neg(1) Net ni_nires_data0neg_1__n ni_nires_data0neg(1) Net ni_nires_data2neg_1__n ni_nires_data2neg(1) Net ni_nires_data3neg_1__n ni_nires_data3neg(1) Net id_2_6__n ID_2(6) Net id_2_5__n ID_2(5) Net ni_data_out_0__n ni_data_out(0) Net id_2_3__n ID_2(3) Net ni_nires_data1neg_0__n ni_nires_data1neg(0) Net id_2_2__n ID_2(2) Net ni_nires_data0neg_0__n ni_nires_data0neg(0) Net id_2_1__n ID_2(1) Net ni_nires_data2neg_0__n ni_nires_data2neg(0) Net id_2_0__n ID_2(0) Net ni_nires_data3neg_0__n ni_nires_data3neg(0) Net not_id_2_0__n NOT_ID_2(0) Net j2c_creg0hm_4__n j2c_creg0hm(4) Net j2c_shreg_1__n j2c_shreg(1) Net j2c_shreg_2__n j2c_shreg(2) Net j2c_shreg_3__n j2c_shreg(3) Net j2c_creg0hm_6__n j2c_creg0hm(6) Net j2c_creg0hm_5__n j2c_creg0hm(5) Net j2c_creg0hm_2__n j2c_creg0hm(2) Net j2c_shreg_0__n j2c_shreg(0) Net j2c_creg0hm_1__n j2c_creg0hm(1) Net id_3_6__n ID_3(6) Net j2c_creg0hm_3__n j2c_creg0hm(3) Net j2c_creg0hm_0__n j2c_creg0hm(0) Net id_3_5__n ID_3(5) Net id_3_4__n ID_3(4) Net id_3_3__n ID_3(3) Net id_3_2__n ID_3(2) Net id_3_1__n ID_3(1) Net ni_data_out_2__n ni_data_out(2) Net id_3_0__n ID_3(0) Net ni_nires_data1neg_2__n ni_nires_data1neg(2) Net not_id_3_0__n NOT_ID_3(0) Net ni_nires_data0neg_2__n ni_nires_data0neg(2) Net ni_nires_data2neg_2__n ni_nires_data2neg(2) Net ni_nires_data3neg_2__n ni_nires_data3neg(2) Net ni_data_out_3__n ni_data_out(3) Net ni_nires_data1neg_3__n ni_nires_data1neg(3) Net ni_nires_data0neg_3__n ni_nires_data0neg(3) Net ni_nires_data2neg_3__n ni_nires_data2neg(3) Net ni_nires_data3neg_3__n ni_nires_data3neg(3) Net ni_data_out_4__n ni_data_out(4) Net ni_d_8__n NI_D(8) Net ni_nires_data1neg_4__n ni_nires_data1neg(4) Net ni_d_7__n NI_D(7) Net ni_nires_data0neg_4__n ni_nires_data0neg(4) Net ni_d_6__n NI_D(6) Net ni_nires_data2neg_4__n ni_nires_data2neg(4) Net ni_d_5__n NI_D(5) Net ni_nires_data3neg_4__n ni_nires_data3neg(4) Net ni_d_4__n NI_D(4) Net ni_d_3__n NI_D(3) Net ni_d_2__n NI_D(2) Net ni_d_1__n NI_D(1) Net ni_d_0__n NI_D(0) Net ni_data_out_5__n ni_data_out(5) Net ni_nires_data1neg_5__n ni_nires_data1neg(5) Net ni_nires_data0neg_5__n ni_nires_data0neg(5) Net ni_nires_data2neg_5__n ni_nires_data2neg(5) Net ni_nires_data3neg_5__n ni_nires_data3neg(5) Net ni_data_out_6__n ni_data_out(6) Net ni_nires_data1neg_6__n ni_nires_data1neg(6) Net ni_nires_data0neg_6__n ni_nires_data0neg(6) Net txd_14__n TXD(14) Net ni_nires_data2neg_6__n ni_nires_data2neg(6) Net txd_13__n TXD(13) Net ni_nires_data3neg_6__n ni_nires_data3neg(6) Net txd_12__n TXD(12) Net txd_11__n TXD(11) Net txd_10__n TXD(10) Net ni_data_out_7__n ni_data_out(7) Net txd_9__n TXD(9) Net ni_nires_data1neg_7__n ni_nires_data1neg(7) Net txd_8__n TXD(8) Net ni_nires_data0neg_7__n ni_nires_data0neg(7) Net txd_7__n TXD(7) Net ni_nires_data2neg_7__n ni_nires_data2neg(7) Net txd_6__n TXD(6) Net ni_nires_data3neg_7__n ni_nires_data3neg(7) Net txd_5__n TXD(5) Net txd_4__n TXD(4) Net txd_3__n TXD(3) Net txd_2__n TXD(2) Net ni_data_out_8__n ni_data_out(8) Net txd_1__n TXD(1) Net ni_nires_data1neg_8__n ni_nires_data1neg(8) Net txd_0__n TXD(0) Net ni_nires_data0neg_8__n ni_nires_data0neg(8) Net ni_nires_data2neg_8__n ni_nires_data2neg(8) Net ni_nires_data3neg_8__n ni_nires_data3neg(8) Net ni_data_out_9__n ni_data_out(9) Net ni_nires_data1neg_9__n ni_nires_data1neg(9) Net ni_nires_data0neg_9__n ni_nires_data0neg(9) Net ni_nires_data2neg_9__n ni_nires_data2neg(9) Net ni_nires_data3neg_9__n ni_nires_data3neg(9) Net ni_data_out_11__n ni_data_out(11) Net ni_nires_data1pos_1__n ni_nires_data1pos(1) Net ni_nires_gray_cnt_1__n ni_nires_gray_cnt(1) Net ni_nires_gray_cnt_0__n ni_nires_gray_cnt(0) Net not_ni_nires_gray_cnt_1__n NOT_ni_nires_gray_cnt(1) Net ni_nires_data0pos_1__n ni_nires_data0pos(1) End Section Type Name // ---------------------------------------------------------------------- Input NI_D_9_ Input NI_STR Input reset_n Input clk Input DIS_JTG Input FAULT Input jTCK Input jTDI Input jTMS Input NI_D_8_ Input NI_D_7_ Input NI_D_6_ Input NI_D_5_ Input NI_D_4_ Input NI_D_3_ Input NI_D_2_ Input NI_D_1_ Input NI_D_0_ Output TESTEN Output PRBSEN Output LCKREFN Output ENABLE Output LOOPEN Output TX_ER Output TX_EN Output TXD_15_ Output EN Output SD2ANL Output WP_EEP Output SCL Output jTDO Output TXD_14_ Output TXD_13_ Output TXD_12_ Output TXD_11_ Output TXD_10_ Output TXD_9_ Output TXD_8_ Output TXD_7_ Output TXD_6_ Output TXD_5_ Output TXD_4_ Output TXD_3_ Output TXD_2_ Output TXD_1_ Output TXD_0_ Bidi SDA End