-- Copyright (C) 1991-2004 Altera Corporation -- Any megafunction design, and related netlist (encrypted or decrypted), -- support information, device programming or simulation file, and any other -- associated documentation or information provided by Altera or a partner -- under Altera's Megafunction Partnership Program may be used only -- to program PLD devices (but not masked PLD devices) from Altera. Any -- other use of such megafunction design, netlist, support information, -- device programming or simulation file, or any other related documentation -- or information is prohibited for any other purpose, including, but not -- limited to modification, reverse engineering, de-compiling, or use with -- any other silicon devices, unless such use is explicitly licensed under -- a separate agreement with Altera or a megafunction partner. Title to the -- intellectual property, including patents, copyrights, trademarks, trade -- secrets, or maskworks, embodied in any such megafunction design, netlist, -- support information, device programming or simulation file, or any other -- related documentation or information provided by Altera or a megafunction -- partner, remains with Altera, the megafunction partner, or their respective -- licensors. No other licenses, including any licenses needed under any third -- party's intellectual property, are provided herein. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V). -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1: 3.3V -- Bank 2: 2.5V -- Bank 3: 3.3V -- Bank 4: 3.3V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. This pin can either be left unconnected or -- connected to GND. Connecting this pin to GND will improve the -- device's immunity to noise. --------------------------------------------------------------------------------- Quartus II Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Full Version CHIP "top" ASSIGNED TO AN: EP1C6Q240C6 MIGRATABLE device is an "EP1C12Q240C6" Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- SER0_IN : 1 : input : LVCMOS : : 1 : Y SER0_OUT : 2 : output : LVCMOS : : 1 : Y SER1_IN : 3 : input : LVCMOS : : 1 : Y SER1_OUT : 4 : output : LVCMOS : : 1 : Y GND* : 5 : : : : 1 : GND* : 6 : : : : 1 : AD_SYNC_OUT[0] : 7 : output : LVTTL : : 1 : Y AD_SYNC_OUT[1] : 8 : output : LVTTL : : 1 : Y VCCIO1 : 9 : power : : 3.3V : 1 : GND : 10 : gnd : : : 1 : GND* : 11 : : : : 1 : AD_SYNC_IN[0] : 12 : input : LVTTL : : 1 : Y AD_SYNC_IN[1] : 13 : input : LVTTL : : 1 : Y GND* : 14 : : : : 1 : PW_UDn[2] : 15 : output : LVTTL : : 1 : Y PW_INCn[2] : 16 : output : LVTTL : : 1 : Y GND* : 17 : : : : 1 : PW_INCn[3] : 18 : output : LVTTL : : 1 : Y PW_UDn[3] : 19 : output : LVTTL : : 1 : Y PW_CSn[3] : 20 : output : LVTTL : : 1 : Y VMCM_Shdwn_d : 21 : output : LVTTL : : 1 : Y VCCIO1 : 22 : power : : 3.3V : 1 : GND* : 23 : : : : 1 : ~nCSO~ / GND* : 24 : output : LVTTL : : 1 : N DATA0 : 25 : input : : : 1 : nCONFIG : 26 : : : : 1 : VCCA_PLL1 : 27 : power : : 1.5V : 1 : CLK_gen : 28 : input : LVCMOS : : 1 : Y GND+ : 29 : : : : 1 : GNDA_PLL1 : 30 : gnd : : : 1 : GNDG_PLL1 : 31 : gnd : : : 1 : nCEO : 32 : : : : 1 : nCE : 33 : : : : 1 : MSEL0 : 34 : : : : 1 : MSEL1 : 35 : : : : 1 : DCLK : 36 : bidir : : : 1 : ~ASDO~ / GND* : 37 : output : LVTTL : : 1 : N GND* : 38 : : : : 1 : GND* : 39 : : : : 1 : GND : 40 : gnd : : : 1 : VMCM_Shdwn_a : 41 : output : LVTTL : : 1 : Y MSply_ADC_INTn : 42 : input : LVTTL : : 1 : Y MSply_ADC_SCLK : 43 : output : LVTTL : : 1 : Y MSply_ADC_SDI : 44 : output : LVTTL : : 1 : Y MSply_ADC_SDO : 45 : input : LVTTL : : 1 : Y MSply_ADC_nCS : 46 : output : LVTTL : : 1 : Y MSply_ADC_nCSStrt : 47 : output : LVTTL : : 1 : Y GND* : 48 : : : : 1 : DDS_FSK : 49 : output : LVTTL : : 1 : Y GND* : 50 : : : : 1 : VCCIO1 : 51 : power : : 3.3V : 1 : GND : 52 : gnd : : : 1 : DDS_CSn : 53 : output : LVTTL : : 1 : Y DDS_SCLK : 54 : output : LVTTL : : 1 : Y DDS_UDCLK : 55 : output : LVTTL : : 1 : Y DDS_SDI : 56 : output : LVTTL : : 1 : Y DDS_SDO : 57 : input : LVTTL : : 1 : Y DDS_IORST : 58 : output : LVTTL : : 1 : Y DDS_MRST : 59 : output : LVTTL : : 1 : Y DDS_MCLK : 60 : output : LVTTL : : 1 : Y PAADC_D[0] : 61 : input : LVTTL : : 4 : Y PAADC_D[1] : 62 : input : LVTTL : : 4 : Y PAADC_D[2] : 63 : input : LVTTL : : 4 : Y PAADC_D[3] : 64 : input : LVTTL : : 4 : Y PAADC_D[4] : 65 : input : LVTTL : : 4 : Y PAADC_D[5] : 66 : input : LVTTL : : 4 : Y PAADC_D[6] : 67 : input : LVTTL : : 4 : Y PAADC_D[7] : 68 : input : LVTTL : : 4 : Y GND : 69 : gnd : : : 1 : VCCIO4 : 70 : power : : 3.3V : 4 : GND : 71 : gnd : : : 1 : VCCINT : 72 : power : : 1.5V : : GND* : 73 : : : : 4 : PAADC_D[8] : 74 : input : LVTTL : : 4 : Y PAADC_D[9] : 75 : input : LVTTL : : 4 : Y PAADC_D[10] : 76 : input : LVTTL : : 4 : Y PAADC_D[11] : 77 : input : LVTTL : : 4 : Y PAADC_CLK : 78 : output : LVTTL : : 4 : Y GND* : 79 : : : : 4 : GND : 80 : gnd : : : 1 : VCCINT : 81 : power : : 1.5V : : PAADC_Msel : 82 : output : LVTTL : : 4 : Y PAADC_STDP : 83 : output : LVTTL : : 4 : Y PAADC_MuxnRS : 84 : output : LVTTL : : 4 : Y PAADC_MuxA[1] : 85 : output : LVTTL : : 4 : Y PAADC_MuxA[0] : 86 : output : LVTTL : : 4 : Y PAADC_OVR : 87 : input : LVTTL : : 4 : Y PasaDAC1_CLK : 88 : output : LVTTL : : 4 : Y GND : 89 : gnd : : : 1 : VCCINT : 90 : power : : 1.5V : : GND : 91 : gnd : : : 1 : VCCIO4 : 92 : power : : 3.3V : 4 : PasaDAC2_CLK : 93 : output : LVTTL : : 4 : Y PasaDAC_Sleep : 94 : output : LVTTL : : 4 : Y PasaDAC_D[0] : 95 : output : LVTTL : : 4 : Y GND : 96 : gnd : : : 1 : VCCINT : 97 : power : : 1.5V : : PasaDAC_D[1] : 98 : output : LVTTL : : 4 : Y PasaDAC_D[2] : 99 : output : LVTTL : : 4 : Y PasaDAC_D[3] : 100 : output : LVTTL : : 4 : Y PasaDAC_D[4] : 101 : output : LVTTL : : 4 : Y GND : 102 : gnd : : : 1 : VCCINT : 103 : power : : 1.5V : : PasaDAC_D[5] : 104 : output : LVTTL : : 4 : Y PasaDAC_D[6] : 105 : output : LVTTL : : 4 : Y PasaDAC_D[7] : 106 : output : LVTTL : : 4 : Y PasaDAC_D[8] : 107 : output : LVTTL : : 4 : Y PasaDAC_D[9] : 108 : output : LVTTL : : 4 : Y GND : 109 : gnd : : : 1 : VCCINT : 110 : power : : 1.5V : : GND : 111 : gnd : : : 1 : VCCIO4 : 112 : power : : 3.3V : 4 : PasaDAC_D[10] : 113 : output : LVTTL : : 4 : Y PasaDAC_D[11] : 114 : output : LVTTL : : 4 : Y PasaDAC_D[12] : 115 : output : LVTTL : : 4 : Y PasaDAC_D[13] : 116 : output : LVTTL : : 4 : Y GND* : 117 : : : : 4 : GND* : 118 : : : : 4 : GND* : 119 : : : : 4 : GND* : 120 : : : : 4 : GND* : 121 : : : : 3 : SlowDAC1_FS : 122 : output : LVTTL : : 3 : Y SlowDAC1_LDACn : 123 : output : LVTTL : : 3 : Y SlowDAC1_SCLK : 124 : output : LVTTL : : 3 : Y SlowDAC2_SCLK : 125 : output : LVTTL : : 3 : Y SlowDAC_Din : 126 : output : LVTTL : : 3 : Y SlowDAC2_FS : 127 : output : LVTTL : : 3 : Y SlowDAC2_LDACn : 128 : output : LVTTL : : 3 : Y GND : 129 : gnd : : : 1 : VCCIO3 : 130 : power : : 3.3V : 3 : GND* : 131 : : : : 3 : SC_ADC_nCSStrt : 132 : output : LVTTL : : 3 : Y SC_ADC_INTn : 133 : input : LVTTL : : 3 : Y SC_ADC_SCLK : 134 : output : LVTTL : : 3 : Y SC_ADC_SDI : 135 : output : LVTTL : : 3 : Y SC_ADC_SDO : 136 : input : LVTTL : : 3 : Y SC_ADC_nCS : 137 : output : LVTTL : : 3 : Y GND* : 138 : : : : 3 : GND* : 139 : : : : 3 : GND* : 140 : : : : 3 : GND* : 141 : : : : 3 : GND : 142 : gnd : : : 1 : GND* : 143 : : : : 3 : GND* : 144 : : : : 3 : CONF_DONE : 145 : : : : 3 : nSTATUS : 146 : : : : 3 : TCK : 147 : input : : : 3 : TMS : 148 : input : : : 3 : TDO : 149 : output : : : 3 : GNDG_PLL2 : 150 : gnd : : : 1 : GNDA_PLL2 : 151 : gnd : : : 1 : GND+ : 152 : : : : 3 : GND+ : 153 : : : : 3 : VCCA_PLL2 : 154 : power : : 1.5V : 1 : TDI : 155 : input : : : 3 : GND* : 156 : : : : 3 : VCCIO3 : 157 : power : : 3.3V : 3 : GND* : 158 : : : : 3 : DDS_ShKey : 159 : output : LVTTL : : 3 : N GND* : 160 : : : : 3 : GND* : 161 : : : : 3 : GND* : 162 : : : : 3 : GND* : 163 : : : : 3 : GND* : 164 : : : : 3 : GND* : 165 : : : : 3 : GND* : 166 : : : : 3 : GND* : 167 : : : : 3 : GND* : 168 : : : : 3 : GND* : 169 : : : : 3 : GND* : 170 : : : : 3 : GND : 171 : gnd : : : 1 : VCCIO3 : 172 : power : : 3.3V : 3 : GND* : 173 : : : : 3 : GND* : 174 : : : : 3 : GND* : 175 : : : : 3 : GND* : 176 : : : : 3 : GND* : 177 : : : : 3 : GND* : 178 : : : : 3 : GND* : 179 : : : : 3 : GND* : 180 : : : : 3 : WT_P4D[0](n) : 181 : input : LVDS : : 2 : N WT_P4D[0] : 182 : input : LVDS : : 2 : Y WT_P4D[1](n) : 183 : input : LVDS : : 2 : N WT_P4D[1] : 184 : input : LVDS : : 2 : Y WT_P4D[2](n) : 185 : input : LVDS : : 2 : N WT_P4D[2] : 186 : input : LVDS : : 2 : Y WT_P4D[3](n) : 187 : input : LVDS : : 2 : N WT_P4D[3] : 188 : input : LVDS : : 2 : Y VCCIO2 : 189 : power : : 2.5V : 2 : GND : 190 : gnd : : : 1 : VCCINT : 191 : power : : 1.5V : : GND : 192 : gnd : : : 1 : GND* : 193 : : : : 2 : GND* : 194 : : : : 2 : GND* : 195 : : : : 2 : WT_P4D[4](n) : 196 : input : LVDS : : 2 : N WT_P4D[4] : 197 : input : LVDS : : 2 : Y VCCINT : 198 : power : : 1.5V : : GND : 199 : gnd : : : 1 : WT_P4D[5](n) : 200 : input : LVDS : : 2 : N WT_P4D[5] : 201 : input : LVDS : : 2 : Y WT_P4D[6](n) : 202 : input : LVDS : : 2 : N WT_P4D[6] : 203 : input : LVDS : : 2 : Y VCCINT : 204 : power : : 1.5V : : GND : 205 : gnd : : : 1 : WT_P4D[7](n) : 206 : input : LVDS : : 2 : N WT_P4D[7] : 207 : input : LVDS : : 2 : Y GND* : 208 : : : : 2 : VCCIO2 : 209 : power : : 2.5V : 2 : GND : 210 : gnd : : : 1 : VCCINT : 211 : power : : 1.5V : : GND : 212 : gnd : : : 1 : GND* : 213 : : : : 2 : WT_P4D[8](n) : 214 : input : LVDS : : 2 : N WT_P4D[8] : 215 : input : LVDS : : 2 : Y WT_P4D[9](n) : 216 : input : LVDS : : 2 : N WT_P4D[9] : 217 : input : LVDS : : 2 : Y WT_STR(n) : 218 : input : LVDS : : 2 : N WT_STR : 219 : input : LVDS : : 2 : Y VCCINT : 220 : power : : 1.5V : : GND : 221 : gnd : : : 1 : GND* : 222 : : : : 2 : WT_CTR(n) : 223 : output : LVDS : : 2 : N WT_CTR : 224 : output : LVDS : : 2 : Y GND* : 225 : : : : 2 : GND* : 226 : : : : 2 : GND* : 227 : : : : 2 : GND* : 228 : : : : 2 : VCCINT : 229 : power : : 1.5V : : GND : 230 : gnd : : : 1 : VCCIO2 : 231 : power : : 2.5V : 2 : GND : 232 : gnd : : : 1 : PW_CSn[2] : 233 : output : 2.5 V : : 2 : Y PW_CSn[1] : 234 : output : 2.5 V : : 2 : Y PW_UDn[1] : 235 : output : 2.5 V : : 2 : Y PW_INCn[1] : 236 : output : 2.5 V : : 2 : Y GND* : 237 : : : : 2 : PW_CSn[0] : 238 : output : 2.5 V : : 2 : Y PW_UDn[0] : 239 : output : 2.5 V : : 2 : Y PW_INCn[0] : 240 : output : 2.5 V : : 2 : Y